20 多年來，Cu 雙鑲嵌（dual-damascene）一直是構建可靠互連的主要工藝流程。但是，當尺寸繼續縮小并且金屬間距（metal pitches）變得像 20nm 及以下那樣緊密時，由于電阻電容 (RC) 產品的急劇增長，后端 (BEOL) 越來越受到 RC 延遲的影響。這個問題迫使互連行業尋找替代集成方案和在緊密金屬間距下具有更好品質因數的金屬。

 

大約五年前，imec 最初提出半鑲嵌（semi-damascene ）作為銅雙鑲嵌的可行替代方案，用于集成 1nm（及以上）技術節點的最關鍵的局部 (Mx) 互連層。

 

 

圖 1 – Imec 的半鑲嵌流程：a) Ru 蝕刻（底部局部互連線 (Mx) 的形成）；b) 填空；c) 通過蝕刻；d) 通過填充和頂線 (Mx+1) 形成（如 VLSI 2022 所示）。

 

與雙鑲嵌不同，半鑲嵌集成依賴于互連金屬的直接圖案化來制作線條（稱為減材金屬化（subtractive metallization）），并且不需要金屬的化學機械拋光 (CMP) 來完成工藝流程。連接后續互連層的通孔以單鑲嵌方式（single-damascene fashion）圖案化，然后用金屬填充并過度填充（ then filled with metal and overfilled）——這意味著金屬沉積會繼續進行，直到在電介質上形成一層金屬。然后對該金屬層進行掩膜和蝕刻（masked and etched）以形成具有正交線（orthogonal line）的第二互連層。

 

在金屬圖案化之后，線之間的間隙可以用電介質填充或用于在局部層處形成（部分）氣隙。請注意，在半鑲嵌流程中，一次性形成兩層（通孔和頂部金屬），就像傳統的雙鑲嵌一樣。當以雙鑲嵌進行基準測試時，這使其具有有效的成本競爭力（見圖 2）。

 

 

圖 2 - 18nm 金屬間距下半鑲嵌和雙鑲嵌成本的比較。

 

 

與銅雙鑲嵌相比，半鑲嵌在緊密的金屬間距下具有多項優勢。Imec研究員兼 imec 納米互連項目總監Zsolt Tokei 表示：“首先，它允許更高的線路縱橫比，同時保持電容受到控制——有望帶來整體 RC 優勢。其次，沒有金屬 CMP 步驟導致更簡化和成本效益更高的集成方案。

 

最后，半鑲嵌集成需要無屏障(barrierless)、可圖案化的金屬，例如鎢 (W)、鉬 (Mo) 或釕 (Ru)。通過使用與銅不同，不需要金屬阻擋層的金屬，寶貴的導電區域可以被互連金屬本身充分利用，從而確保在縮放尺寸上具有競爭力的通孔電阻。” 當然，除了好處之外，在這樣的計劃獲得工業認可之前，還有許多挑戰需要解決。朝這個方向邁出的一步是實際演示雙金屬級方案。雖然僅通過仿真和建模顯示了這些好處，但 imec 首次為雙金屬級半鑲嵌模塊提供了實驗證據。

 

 

在小至 20nm 的金屬間距下，控制通孔降落在窄線上是半鑲嵌集成模塊成功運行的關鍵。當通孔和線路（在通孔頂部和底部）沒有正確對齊時，通孔和相鄰線路之間存在泄漏的風險。這些泄漏路徑是由小通孔的常規圖案化引起的過大覆蓋誤差造成的。

 

imec 技術人員的主要成員Gayle Murdoch說：“找到一種方法來制作功能性、完全自對準的通孔一直是半鑲嵌工藝的圣杯。

 

我們通過 imec 的集成、光刻、蝕刻和清潔團隊之間的密切合作實現了這一里程碑。通過我們完全自對準的集成方案，我們補償了高達 5nm 的重疊誤差——這是一項關鍵成就。”

 

 

圖 3 – 沿 Mx（左）和跨 Mx（右）的自對準通孔。X-TEM 顯示自對準通孔落在 18nm 間距 Ru 線上（如 VLSI 2022 所示）。

 

通過在間隙填充后選擇性去除氮化硅來確保底部自對準，從而允許在下部金屬線的范圍內形成通孔。朝向頂部金屬層 (Ru) 的自對準是通過 Ru 過度蝕刻步驟實現的，該步驟在通孔過度填充和 Ru 圖案化之后應用。

 

 

使用具有完全自對準通孔的 Ru 減法蝕刻產生了 18nm 金屬間距的功能性雙金屬級器件。結合自對準雙重圖案化 (SADP) 的 EUV 光刻用于圖案化 9nm“寬”Ru 底部局部互連線 (Mx)，而單次曝光 EUV 光刻用于印刷頂線 (Mx+1) 和通孔. 頂部金屬與氣隙相結合以抵消電容增加。

 

在將 Ru 與 Cu 的線路電阻與導電面積進行基準比較時，Ru 在目標金屬間距方面明顯優于 Cu。通過自對準在形態學和電學上都得到了證實。實現了出色的通孔電阻（26-18nm 金屬間距的范圍在 40 和 60Ω 之間），并且證明了 >9MV/cm 的通孔到線擊穿場。

 

 

圖 4 – Ru 和 Cu 線的導電面積與線電阻的關系（如 VLSI 2022 所示）。

 

Zsolt Tokei：“我們展示了所有關鍵技術參數的卓越價值，包括通孔和線路電阻和可靠性。該演示表明，半鑲嵌是雙鑲嵌的一種有價值的替代方案，用于集成 1nm 技術節點及以后的前三個局部互連層。我們的具有完全自對準通孔的雙金屬層器件已被證明是關鍵的構建模塊。”

 

我們的演示表明，半鑲嵌是雙鑲嵌的一種有價值的替代方案，用于集成 1nm 技術節點及以后的前三個局部互連層。

 

通過增加線路的縱橫比（降低電阻）同時保持氣隙（控制電容），可以進一步改進。同時，imec 對使用半鑲嵌技術（允許在標準單元級別進一步減少面積）實施中線 (MOL) 和 BEOL 技術增強器有具體的想法。

（來源：半導體產業觀察）